针对10+nm的工艺节点,比对了7nm的优势: 相比起10+nm节点工艺，7nm平均晶体管密度接近100MTr/mm2，是10+nm工艺的3.3倍，在同等功耗上提供35~40%的速度提升或者可以降低65%的功耗；同时7nm相对10+nm，提供更高占比的动态功耗(>90%)，这样才能真正发挥各个计算单元(CPU、GPU等等)有效算力,同时降低静态功耗，减少漏电效应，提供高效的热管理。所以针对高性能的数字驾舱SOC，7nm车规是必选项性。

　　蒋博士说，工艺和设计是相辅相成的。代工厂(Fab)和芯片设计公司(fabless)的合作模式需要相向而行：设计公司拿自己设计的芯片来投产，然后进行出厂检测；代工厂进行代工生产和工艺改进，中间会出现各种各样的问题。比如:良率低了到底是设计的时序余量不足，还是工艺波动；性能差了是设计的环路稳定性不够，还是工艺参数设置错误？工艺参数的提取，仿真模型的构建与修改,同一芯片不同工艺下的参数对照，最终都是要Fab和Fabless共同努力的结果。针对不同工艺，芯片设计要做的工作也不尽相同，冗余电路、备份设计都是需要在芯片设计阶段增加的内容, 这些都是先进工艺才会出现并考虑的问题,需要长期合作积累经验才能完成最终的量产，没有捷径可走。

　　他特别强调：7nm的设计难度更大,对芯片设计公司而言也是机会，为何设计难度大是优点呢？难度高，增加了电子行业的马太效应，强者越强，弱者恒弱。护城河加大，行业壁垒增高，后来者难以攀登, 和10+nm半导体工艺的百花齐放相比，很多在10+nm大放异彩的半导体公司都在7nm制程处遭遇到了苦头。芯擎的工程师团队在10nm及更先进工艺制程上积累的量产经验在业界都是领先的,这样无疑为高性能的智能驾舱芯片的量产提供经验和能力保证。

　　汽车电子系统愈加复杂，由电气、电子系统故障导致的风险也越来越高，区别与移动终端芯片的架构，如何量化评估汽车功能是否安全，如何减少、规避风险，如何做到汽车功能安全和信息安全等问题变得十分突出。

　　芯擎公司拥有一个专门的功能安全工程师团队，涵盖组织内的所有功能安全项目，我们有一些传统的设计，比如架构设计中某些部分的内存保护和监视器，同时也采取了针对汽车驾驶场景的安全保证措施，而不仅仅是对硬件组件负责，评估系统中元件故障的临界点。比如，根据 ISO26262标准规定，仪表盘的关键数据和代码与娱乐信息系统属于不同功能安全等级，我们芯片上安全岛(Safety island)的安全等级达到ASIL-D, 通过与各个子系统及接口的配合，保护车内仪表盘屏幕显示的特定部分达到ASIL-B，从而实现性能和安全性之间的平衡。

　　数字驾舱通过MCU/ECU等进行通信，使数字座舱能提供的信息和反馈越来越实时和高效。为保证安全就需要厂商与各大互联网公司和电信企业之前的密切合作来保证云端数据和车身数据的安全。芯擎采用了信息安全岛(Security Island)的设计加强对个人和车辆的数据保护，芯片支持SM2/SM3/SM4国密算法。